CD4042 IC

1.05 

O que é O CD4042 é um circuito integrado de latch em D com relógio quádruplo da família lógica CMOS 4000B. Cada chip contém 4 latches do tipo D separados, que partilham um relógio comum e uma entrada de polaridade. Oferece saídas tanto não invertidas (Q) como invertidas (not-Q) para cada latch.

Descrição

O que é O CD4042 é um circuito integrado de latch em D com relógio quádruplo da família lógica CMOS 4000B. Cada chip contém 4 latches do tipo D separados, que partilham um relógio comum e uma entrada de polaridade. Oferece saídas tanto não invertidas (Q) como invertidas (not-Q) para cada latch.

Valor / Descrição do Parâmetro Tensão de Alimentação (VDD) ~ 3 V até ~ 18 V típico. Versões podem permitir até 20 V em algumas classificações. Temperatura de Funcionamento -55 °C a +125 °C em muitas versões. Tempos de Propagação / Configuração Algumas fontes mencionam um atraso de propagação de ~40 ns. Imunidade ao Ruído Imunidade ao ruído típica ~0,45 × VDD. Corrente de Saída As saídas podem fornecer/absorver até algumas mA; por exemplo, ~6,8 mA em certas condições. Compatibilidade com TTL de Baixa Potência O CI é compatível com TTL com algumas restrições (fan-out.

Como Funciona (Latch, Relógio, Polaridade etc.)D Latches: Cada um dos 4 latches tem uma entrada de Dados (D) e duas saídas: Q e /Q.Entrada de Relógio (CLK): Uma entrada de relógio para todos os latches. Quando o relógio está a um certo nível (seja ALTO ou BAIXO dependendo do pino de polaridade), a entrada D é passada para as saídas. Caso contrário, as saídas são mantidas.Entrada de Polaridade: Este pino determina qual nível do relógio (ALTO ou BAIXO) os latches são transparentes (ou seja, passam a entrada para a saída). Se Polaridade = 0, o latch é transparente durante o nível 0 (BAIXO) do CLK; se Polaridade = 1, transparente durante o nível 1 (ALTO).Saídas são latched: Na borda oposta (transição) do relógio (dependendo da polaridade), as entradas são “capturadas” / latched — as saídas mantêm esse estado até a próxima transição de relógio que as ativa.

Aplicações TípicasArmazenamento de sinais digitais de forma latching / temporário. Por exemplo, manter dados até um evento de relógio.Registos / armazenamento em buffer em sistemas digitais.Circuitos de debounce (armazenando um sinal estável uma vez que uma condição se mantém através de um relógio).Como portas de entrada/saída com atualizações controladas (ou seja, os dados só mudam nas transições do relógio).Lógica geral onde você deseja que os sinais se propaguem apenas durante certas fases de um relógio.