Descrição
O MC145156 é um sintetizador de frequência PLL (Phase-Locked Loop) com entradas paralelas.Aqui está um resumo das suas características, funcionamento e detalhes de utilização
📄 Esticas PrincipaisTensão de alimentação (VDD): 3,0 V a 9,0 VTemperatura de funcionamento: –40 °C a +85 °CInterface de programação: Entradas paralelas (para contadores N e A)Divisores:Contador ÷N programável de 10 bits (3 a 1023)Contador ÷A de 6 bits (ou similar) (para prescaler de módulo duplo)Divisor de referência (÷R) com valores selecionáveis (via RA0 / RA1 / RA2)Oscilador de referência interno/externo: Pode usar um oscilador interno (via cristal entre OSCin/OSCout) ou aceitar uma entrada de referência externa.Saídas do detector de fase (φR, φV): Estas saídas fornecem sinais de erro usados no circuito de realimentação do PLL.detect (LD): Para indicar quando o PLL está bloqueado.Saídas de interruptor em dreno aberto: O chip fornece saídas de interruptor (SW1, SW2) através de drenagem aberta para utilização externa
🛠 Funções dos pinos e Destaques do Diagrama em Blocosfin Frequência de entrada para os contadores N e A. RA0, RA1, RA2: Selecionam a razão do divisor de referência (ou seja, valores possíveis de ÷R) N0–N9: Entradas paralelas para programar o contador N (10 bits) A0–A5 (ou similar): Entradas paralelas para o contador A (controlo do pré-divisor de dupla modulação) OSCin / OSCout: Para cristal ou entrada/saída de referência externa φR, φV: Saídas do detector de fase (usadas no filtro do laço, deteção de erro) SW1 / SW2: Saídas de interruptor de dreno aberto
⚙ Como Funciona (num Sistema PLL) O oscilador de referência (cristal interno ou fonte externa) gera uma frequência de referência estável (f_R). O divisor de referência (÷R) divide esta frequência para um valor mais baixo usado na comparação de fase. fin (do pré-divisor ou VCO) é dividido por ÷N para produzir um sinal para o detector de fase. Um pré-divisor de dupla modulação controlado por ÷A permite um ajuste ou incremento mais fino. O detector de fase compara fin dividido e f_R dividido. Com base na diferença de fase, ele fornece sinais de erro (φ) (φR, φV). Os sinais de erro passam através de um filtro de laço para produzir uma tensão de controlo, que ajusta um oscilador controlado por tensão (VCO). A saída de deteção de bloqueio (LD) indica quando o PLL está em bloqueio de fase (ou seja, fin / ÷N corresponde à referência). Entretanto, as saídas SW1 / SW2 podem ser usadas para acionar sinais de comutação ou controlo externos, conforme necessário.
